First version March 25th
2004
This Tiny64 CPU in VHDL is
configurable in the wordsize
from 32 bit upto the gate
array limit. Every
instruction needs 2 clock
cycles. The wordsize aware
assembler syntax is
unusual. Jumps are coded
as AMOV to R7, a compare
is coded as UNSUB. Due
simplicity no FPU, MMU,
cache, interrupts provided.
Tested in Xilinx FPGA
|
Erste Version 25.3.2004
Diese Tiny64 CPU in VHDL ist
konfigurierbar in der Wortbreite
von 32 bit bis zu der Gatearray
Kapazität. Jeder Befehl wird in 2
Taktzyklen ausgeführt. Der
assembler mit einstellbarer
Wortbreite hat eine ungewöhnliche
Syntax. Sprungbefehle werden als
AMOV to R7 kodiert, ein Vergleich
als UNSUB. Wegen der Einfachheit
bietet es keine FPU, MMU,
cache, interrupts.
Getestet in Xilinx FPGA
|
